

LC77700B

(PowerPC 405IAP Embedded Processor)

User's Manual

Key Scan (16*12)

(Key Scan (16*12)Controller)

Date:9/10/2001
Revision:0.91

目次

序文	3
本マニュアルについて	3
読者対象	3
1.仕様	4
1.1 特徴	4
1.2 回路構成	4
2. 信号表	5
2. 信号表	6
3. 動作概要	6
3.1 キーボード押下時の割り込み発生回路(チャタリング防止機能付き)	6
3.2 キーボードスキャン出力機能	7
3.3 キーボードスキャン入力マスク機能	7
3.4 キースキャン サンプリング周期の設定	7
3.5 割り込みについて	7
・割り込みステータスレジスタ	7
・割り込みマスクレジスタ	7
・割り込み保持選択レジスタ	7
4. レジスタ構成	8
4.1 レジスタ表	8
4.1.1 Key-Scan Status Register:KEYSTAT (Address_offset:+00H)	8
4.1.2 Key-Scan Status Register:KIN_MASK (Address_offset:+01H)	8
4.2 レジスタ説明	9
4.2.1 Key-Scan Status Register:KEYSTAT (+00h)	9
4.2.2 Key-Scan 入力マスク Register:KIN_MASK (+01h)	9
付録	10
変更履歴	11

序文

本マニュアルについて

本マニュアルは、Key Scan (16*12) インタフェースの概要、動作、インタフェース、タイミングなどの仕様の詳細を提供します。

読者対象

このマニュアルの対象読者は、Key Scan (16*12) インタフェースの理解する必要のあるハードウェア、ソフトウェア、アプリケーション開発担当者です。

1.仕様

1.1 特徴

Key-Scan インタフェースは、16×12 の Key-Matrix に対応した Key-Scan 入力 Port を装備し、ソフトウェアによる Key-Scan が可能である。Fig.1 に回路構成を示す。

1.2 回路構成




Fig.1 Key-Scan Block


2. 信号表

以下に,Key-Scan Signal について示す。

信号名	Bit 幅	I/O	説明	備考
KIN	12	I	Key-Scan 入力	抵抗 Pull_UP
KOUT	16	O	Key-Scan 出力	GPIO(OD)

3. 動作概要

キースキャンインタフェースは、キーボード押下時の割り込み発生回路とキーボードスキャン出力機能を持つ。



周辺回路構成例

3.1 キーボード押下時の割り込み発生回路(チャタリング防止機能付き)

キーボードマトリックスの全入力信号のマイナス OR を取った信号(KEY_INT)が High に立

ち上がったときに割りこみが発生したと判断する。また、チャタリング防止のために、上記 "KEY_INT" 信号を 32.768kHz CLOCK 等を分周したクロックでサンプリングし、それを割り込み源とする。

(この場合、チャタリングの最大周期より長い周期でサンプリングする必要があるが、チャタリングの周期はスイッチによりその特性が大きく違うので、テスト時に適当な値を見つける必要がある。また、キーボード押下の瞬間から、このサンプル周期分インタラプトの発生が遅れることも考慮しなければならない。)

3.2 キーボードスキャン出力機能

キーボードスキャン出力はオープンドレイン出力である。それぞれのスキャンラインがレジスタのビットに対応し、一つのビットを'0'にすることでスキャンラインがアクティブになる。
また、キーボード割り込み待ちのときにはすべてのビットを'0'にしておく。

3.3 キーボードスキャン入力マスク機能

キーボードスキャン入力は、bit 毎に、押下げ時割り込み要因の有効 / 無効の選択設定が可能である。但し、スキャンデータは、有効 / 無効を選択に関わらず、キーの押下げ時のデータとなります。従って、ソフトウェアでのマスク処理が必要です。

3.4 キースキャン サンプリング周期の設定

キーボードのサンプリング周期は、サンプリング周期設定レジスタ(DEV)により、タイムベースクロック(32.786kHz)からの分周比を11段階に設定出来る。

3.5 割り込みについて

割り込み信号は、割り込みステータスレジスタで割り込みの発生状況の確認したり、マスクレジスタで割り込みにマスクをかけることができる。

こうした割り込みコントロールを実現するために、以下の3つのレジスタを用意します。

・割り込みステータスレジスタ

割り込み要因が発生したかを識別するためのレジスタで、割り込みが発生すると"1"になる。このレジスタは読むことによりビットが"0"になる。またそれと同時に割り込み信号が"Low"になる。また、割り込み保持選択レジスタで「保持」を指定している割り込み要因があっても、本レジスタのReadによりすべて"0"になる。割り込みフラグは、キー押し下げが、2サンプリング区間連続した時セットされます。

・割り込みマスクレジスタ

割り込みをマスクするためのレジスタである。"1"でマスクされる。

・割り込み保持選択レジスタ

マスク中に発生した割り込みの処理を選択するレジスタである。"0"にするとマスク中に発生した割り込みは無視される。(割り込みフラグ:INTS は、セットされません。)

また、"1"にするとマスク中に発生した割り込みは保持され、マスクを解除すると同時に割り込みが発生する。

ソフトウェアでキースキャン処理を行っている最中は、このフラグを"0"にして、キースキャン処理中 KIN 端子の変化によって、割り込みフラグがセットされないようにします。

リセット(POR、User いずれも)がかかった場合には、保持されている割り込みはクリアされる。

CPU は、割り込みを受け取り、ROW-Port は、GPIO 汎用出力ポート、COL-Port は、GPIO 汎用入力 Port を使用して、ソフトウェアにより Key-Scan を行う。

・ROW-Port(GPIO 出力 Port)は、GPIO-register で Port の設定を Open-Drain にする。

・COL-Port(GPIO 入力 Port)は、GPIO-register で Port の設定を入力にする。

4. レジスタ構成

Key-Scan インタフェースは、PPC405-CORE が Mode の設定や、Key 押下情報を読み出すための Register を持つ。この Register は、システムバスの入力信号を用いて読み書きされる。以下に Register-Address 値との対応について示す。なお、図中の R/W は、PPC405-CORE が読み書きともに可能である Register であることを示し、R は読み出しのみ可能、また、W は書き込みのみ可能である Register であることを示す。

4.1 レジスタ表

4.1.1 Key-Scan Status Register:KEYSTAT (Address_offset : +00H)

MSB

Bit31	bit30	bit29	bit28	bit27	bit26	bit25	bit24	bit23	bit22	bit21	bit20	bit19	bit18	bit17	bit16
-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
Bit15	bit14	bit13	bit12	bit11	bit10	bit9	bit8	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
-	-	-	-	DEV[3:0]				-	-	-	INT H	-	INT M	-	INTS
				0	0	0	0				0		0		0
				R/W	R/W	R/W	R/W				R/W		R/W		RO

LSB

4.1.2 Key-Scan Status Register:KIN_MASK (Address_offset : +01H)

MSB

Bit31	bit30	bit29	Bit28	bit27	bit26	bit25	bit24	bit23	bit22	bit21	bit20	bit19	bit18	Bit17	bit16
-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
Bit15	bit14	bit13	Bit12	bit11	bit10	bit9	bit8	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
-	-	-	-	KIN_MASK[11:0]											
				0	0	0	0	0	0	0	0	0	0	0	0
				R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

LSB

- ・ 分周器設定 bit (4bit):DEV
- ・ 割り込みステータ bit (1bit):INTS
- ・ 割り込みマスク bit (1bit):INTM
- ・ 割り込み保持選択 bit (1bit):INTH
- ・ キースキャン入力マスク bit (12bit):KIN_MASK

4.2 レジスタ説明

4.2.1 Key-Scan Status Register:KEYSTAT (+00h)

Key-Scan サンプルング周期設定 (:4bit:DEV)

bit11-8: Key-Scan Mode 設定

0000	: 122 μ sec	: 1/4	(Default)
0001	: 244 μ sec	: 1/8	
0010	: 488 μ sec	: 1/16	
0011	: 977 μ msec	: 1/32	
0100	: 1.95msec	: 1/64	
0101	: 3.91msec	: 1/128	
0110	: 7.81msec	: 1/256	
0111	: 15.6msec	: 1/512	
1000	: 31.3msec	: 1/1024	
1001	: 62.5msec	: 1/2048	
1010	: 125msec	: 1/4096	

Key-Scan 割り込みステータス (:1bit:INTS)

bit0: 割り込み要求の状態 (レジスタ読み出して、'0'クリア)

0	: 復帰	(Default: 0)
1	: 割り込み	

Key-Scan 割り込みマスク (:1bit:INTM)

bit2: 割り込みマスク設定

0	: マスク無し	
1	: マスク	(Default: 1)

Key-Scan 割り込み保持選択 (:1bit:INTH)

bit4: マスク中の割り込み処理

0	: 無視 (キーの押し下げがあっても、INTS フラグがセットされない。)
1	: 保留して、マスク解除後割り込みを発生する。 (Default: 1)

4.2.2 Key-Scan 入力マスク Register:KIN_MASK (+01h)

Key-Scan 入力を、bit 毎に(Enable / Disable)制御する。Disable された bit は、常に”H”レベル入力データと認識され、Key-Scan 割り込みは発生しない。しかし、Key-Scan データは、KIN ポートの状態がそのまま読み込まれる。従って、ソフトウェアでのマスク処理が必要です。

Key-Scan 入力 (:12bit:KIN_MASK)

bit11-0: キースキャン入力信号のマスク設定

0	: マスク無し	(Default: 000000000000: 全 bit マスク無し)
1	: マスク	


付録

以下に,Key-Scan Signal について示す。(OPB バス情報を含む)

Input Signals RSTB : Reset
 CLOCK : Clock (32kHz)
 sys_clk : OPB_bus clock (50MHz)
 OPB_ABus : Address-BUS
 OPB_DBus : Data-BUS Input(32bit)
 OPB_select :
 OPB_fwXfer :
 OPB_RNW : Read/Write Select
 KIN0-11 : COL Port (12bit)

Output Signals KP_INTB : Key-Scan Interrupt (Active low)
 KP_DBus : Data-BUS Output(32bit)
 KP_DBusEn :
 KP_xferAck :
 KP_fwAck :

GPIOXX とマルチプレクスについて



変更履歴

Ver1.0 Per2

2000/03/21 : hw 転送信号の削除 (hwXfer)

: fw 転送 ACK 信号の追加 (fwxferAck)

- Any and all SANYO products described or contained herein do not have specifications that can handle applications that require extremely high levels of reliability, such as life-support systems, aircraft's control systems, or other applications whose failure can be reasonably expected to result in serious physical and/or material damage. Consult with your SANYO representative nearest you before using any SANYO products described or contained herein in such applications.
- SANYO assumes no responsibility for equipment failures that result from using products at values that exceed, even momentarily, rated values (such as maximum ratings, operating condition ranges, or other parameters) listed in products specifications of any and all SANYO products described or contained herein.
- Specifications of any and all SANYO products described or contained herein stipulate the performance, characteristics, and functions of the described products in the independent state, and are not guarantees of the performance, characteristics, and functions of the described products as mounted in the customer's products or equipment. To verify symptoms and states that cannot be evaluated in an independent device, the customer should always evaluate and test devices mounted in the customer's products or equipment.
- SANYO Electric Co., Ltd. strives to supply high-quality high-reliability products. However, any and all semiconductor products fail with some probability. It is possible that these probabilistic failures could give rise to accidents or events that could endanger human lives, that could give rise to smoke or fire, or that could cause damage to other property. When designing equipment, adopt safety measures so that these kinds of accidents or events cannot occur. Such measures include but are not limited to protective circuits and error prevention circuits for safe design, redundant design, and structural design.
- In the event that any or all SANYO products (including technical data, services) described or contained herein are controlled under any of applicable local export control laws and regulations, such products must not be exported without obtaining the export license from the authorities concerned in accordance with the above law.
- No part of this publication may be reproduced or transmitted in any form or by any means, electronic or mechanical, including photocopying and recording, or any information storage or retrieval system, or otherwise, without the prior written permission of SANYO Electric Co., Ltd.
- Any and all information described or contained herein are subject to change without notice due to product/technology improvement, etc. When designing equipment, refer to the "Delivery Specification" for the SANYO product that you intend to use.
- Information (including circuit diagrams and circuit parameters) herein is for example only; it is not guaranteed for volume production. SANYO believes information herein is accurate and reliable, but no guarantees are made or implied regarding its use or any infringements of intellectual property rights or other rights of third parties.